

集成芯片前沿技术科学基础重大研究计划

2026 年度项目指南

“集成芯片前沿技术科学基础”重大研究计划面向国家高性能集成电路的重大战略需求，聚焦集成芯片的重大基础问题，通过对集成芯片的数学基础、信息科学关键技术和工艺集成物理理论等领域的攻关，促进我国芯片研究水平的提升，为发展芯片性能提升的新路径提供基础理论和技术支撑。

一、科学目标

本重大研究计划面向集成芯片前沿技术，聚焦在芯粒集成度（数量和种类）大幅提升带来的全新问题，拟通过集成电路科学与工程、计算机科学、数学、物理、化学和材料等学科深度交叉与融合，探索集成芯片分解、组合和集成的新原理，并从中发展出一条基于自主集成电路工艺提升芯片性能 1 - 2 个数量级的新技术路径，培养一支有国际影响力的研究队伍，提升我国在芯片领域的自主创新能力。

二、核心科学问题

本重大研究计划针对集成芯片在芯粒数量、种类大幅提升后的分解、组合和集成难题，围绕以下三个核心科学问题展开研究：

(一) 芯粒的数学描述和组合优化理论。

探寻集成芯片和芯粒的抽象数学描述方法，构建复杂功能的集成芯片到芯粒的映射、仿真及优化理论。

(二) 大规模芯粒并行架构和设计自动化。

探索芯粒集成度大幅提升后的集成芯片设计方法学，研究多芯互连体
系结构和电路、布局布线方法等，支撑百芯粒/万核级规模集成芯片的设计。

（三）芯粒尺度的多物理场耦合机制与界面理论。

明晰三维结构下集成芯片中电-热-力多物理场的相互耦合机制，构建
芯粒尺度的多物理场、多界面耦合的快速、精确的仿真计算方法，支撑 3D
集成芯片的设计和制造。

三、2026 年度资助的研究方向

（一）重点支持项目。

基于本重大研究计划的核心科学问题，以总体科学目标为牵引，2026
年拟优先资助前期研究成果积累较好、交叉性强、对总体科学目标有较大
贡献的申请项目：

1. 晶圆级的光互连架构与集成芯片。

面向晶圆级计算，探索晶圆尺度超大算力集成芯片上芯粒间光互连架
构，研究集成光器件、互连驱动电路、中介层（interposer）光波导集成
工艺、光电融合互连架构的跨层次协同设计方法。实现 ≥ 8 吋的晶圆级光
互连集成芯片，芯粒间光互连带宽密度 $\geq 10\text{ Tbps/mm}^2$ ，晶上光传输距离
 $\geq 150\text{ mm}$ ，并开源晶圆级光电融合互连架构仿真工具。

2. 下一代高带宽存储（HBM）多层超薄 3D 堆叠集成技术。

面向下一代高带宽存储集成的发展趋势，探索 20 层以上芯片堆叠的
系统-工艺协同设计方法，研究支持 D2D/D2W、混合键合/微凸点交织的
集成工艺流程，揭示 $35\mu\text{m}$ 以下超薄芯粒键合的热-电-翘曲演变规律。开
发层数 ≥ 20 层的堆叠键合工艺，实现多层超薄堆叠原型。

3. 二维材料存储的三维异质集成芯片。

研究硅芯粒与二维芯粒的三维异质集成技术，开发硅-二维界面高密度垂直互连工艺和电路，揭示三维集成工艺对二维材料与器件的良率与可靠性影响。实现三维异质集成的二维（存储阵列）-硅（外围电路）堆叠存储原型芯片，二维存储阵列规模 $\geq 100\text{Kb}$ ，堆叠界面的垂直接触点密度 $\geq 10^4/\text{mm}^2$ 。

4. 硅工艺兼容的二维材料单片集成技术。

研究硅材料层与二维材料层间集成技术，开发硅后道工艺兼容的低温二维器件制备与跨层互连方法。在 ≥ 8 吋的硅平台上开发二维材料垂直顺序集成工艺，互连层数 ≥ 4 ，晶体管密度 $\geq 10000 \text{ 个}/\text{mm}^2$ ，实现基于二维-硅 CFET 技术的逻辑电路模块，至少包括反相器、与非门及或非门，逻辑电路模块的最低静态功耗 $\leq 0.1\text{pW}$ 。

5. 集成芯片全生命周期故障预测和可靠性管理方法。

针对异构芯粒三维芯片的制造时和运行时故障场景，研究 TSV、混合键合等关键互连结构的故障机理，构建电-热-力耦合失效和性能故障理论模型，研究故障检测与定位方法。实现基于温度、电压等传感器的运行时热点和翘曲预测模型并开源，分钟级预测精度 $\geq 90\%$ 。开发自适应任务重映射和调度框架，在单芯粒性能退化 50% 情况下，系统端到端吞吐率大于无故障性能的 70%。

6. 面向非同源多芯粒集成芯片的编译优化方法。

针对非同源芯粒集成时，不同编译器组合导致的性能开销和分布式存储引入的非对称访存瓶颈，探索集成芯片的时间-空间协同的算子分配与芯

粒间数据流映射优化方法，研究计算图级、算子级、瓦片级等不同层次的协同编译。实现至少支持 3 种非同源芯粒的编译优化工具并开源，较基于 TVM/CUDA 智能芯片编译器的大语言模型推理性能提高 50%以上。

7. 基于射频电路重构的感通算集成芯片。

研究支持频率、幅度、相位多维属性的射频计算理论，构建射频感知/通信/计算的芯粒，探索将射频通信链路扩展为射频感知与特征提取的感算全通路的重构方法。实现 ≥ 10 个芯粒的射频重构集成芯片原型，针对低空等场景实现信号感知、数据通信与实时计算的融合，射频重构感通算系统相较于传统射频收发/模数转换/计算处理总能效比提升 2 个数量级，数据延时 $\leq 100\text{ns}$ 。

(二) 集成项目。

1. 异构计算 3.5D 集成芯片。

面向大模型在端侧的新应用场景，研究基于 2.5D/3D 混合（3.5D）的 CPU+NPU 异构集成芯片的设计方法，探索热-电耦合感知的多层 DRAM 芯粒与计算芯粒 3D 键合的跨层次协同设计方法，研制面向通用/专用计算芯粒的可 2.5D 拓展的有源硅中介层，并在其中验证 2.5D/3D 互连接口、垂直供电电路与中介层布局布线工具，实现 3.5D 异构计算集成芯片原型，集成国产 CPU、NPU、DRAM 等 3 种以上芯粒，异构芯粒总数 ≥ 36 ，总存储 $\geq 4\text{GB}$ ，三维堆叠界面峰值通信带宽 $\geq 2\text{Tbps}$ ，总算力 $\geq 200\text{TOPS}$ 。3.5D 异构集成芯片原型在十亿级视觉-语言-控制具身智能模型的验证场景中，token 吞吐率较主流边缘侧 GPU 提升一个数量级。

2. 百芯粒级大规模集成芯片。

面向下一代 AI for Science 超算 CPU 需求，研究和验证大规模集成芯片体系架构与基础关键技术。研究支持 SRAM、DRAM 等多种存储类型的分布式存储架构、容错片上网络架构、芯粒间一致性互连协议，突破百芯粒大尺寸基板设计、供电、散热等关键技术并验证电-热-力仿真、翘曲模型、仿真平台等工具。研制高性能 CPU 芯粒和 IO 芯粒，实现集成芯片原型，提供通用、科学计算、AI 推理 3 种算力，自主通用算力核 SPEC2006 分数不低于 10 分/GHz，支持 FP64 和 FP16 浮点混合精度，浮点算力高于超前两代工艺主流 CPU 芯片，芯粒数量 \geq 100。集成芯片原型在第一性原理精度分子动力学模拟应用中速度相比超前两代工艺的主流 CPU 芯片提升 1 个数量级。

3. 三维集成芯片的工艺测量原理与技术。

面向异质异构三维集成芯片的工艺的无损测量需求，探索晶圆平整度、深通孔金属沉积、键合对位偏差等测量方法原理与成像技术，对集成芯片在高功率服役环境中的热-机械-电耦合失效进行有效预测和定位，实现多模态包括光谱、X 射线、声波等联用。实现晶面表面分辨率达到 10nm，无损三维表征极限分辨率达到 200nm，支持节距 \leq 5μm 混合键合界面的原位成像，成像分辨率 \leq 0.5μm，可进行原位加热、器件供电条件下的微观检测，具备因界面态与体缺陷导致电路故障的测试能力。实现集成工艺测量的原型系统，与自主三维集成工艺产线联用。

四、项目遴选的基本原则

(一) 紧密围绕核心科学问题，注重需求及应用背景约束，鼓励原创性、基础性和交叉性的前沿探索。

(二) 优先资助能够解决集成芯片领域关键技术难题，并具有应用前景的研究项目，要求项目成果在该重大研究计划框架内开源，鼓励重点项目在申请内容中明确开源指标。

(三) 重点支持项目应具有良好的研究基础和前期积累，对总体科学目标有直接贡献与支撑，并鼓励研究机构与企业联合申请。

五、2026 年度资助计划

拟资助重点支持项目不超过 6 项，直接费用的平均资助强度约为 280 万元/项，资助期限为 4 年，重点支持项目申请书中研究期限应填写“2027 年 1 月 1 日 - 2030 年 12 月 31 日”；拟资助集成项目 3 项，其中指南方向“1. 异构计算 3.5D 集成芯片”和“2. 百芯粒级大规模集成芯片”直接费用的平均资助强度约为 1500 万元，指南方向“3. 三维集成芯片的工艺测量原理与技术”的资助强度约为 1200 万元，资助期限为 4 年，集成项目申请书中研究期限应填写“2027 年 1 月 1 日 - 2030 年 12 月 31 日”。

六、申请要求及注意事项

(一) 申请条件。

本重大研究计划项目申请人应当具备以下条件：

1. 具有承担基础研究课题的经历；
2. 具有高级专业技术职务（职称）。

在站博士后研究人员、正在攻读研究生学位以及无工作单位或者所在单位不是依托单位的科学技术人员不得作为申请人进行申请。

(二) 限项申请规定。

执行《2026 年度国家自然科学基金项目指南》“申请规定”中限项申请规定的相关要求。

(三) 申请注意事项。

申请人和依托单位应当认真阅读并执行本项目指南、《2026 年度国家自然科学基金项目指南》和《关于 2026 年度国家自然科学基金项目申请与结题等有关事项的通告》中相关要求。

1. 本重大研究计划项目实行无纸化申请。申请书提交日期为 2026 年 3 月 1 日 - 2026 年 3 月 20 日 16 时。

(1) 申请人应当按照科学基金网络信息系统(以下简称“信息系统”)中重大研究计划项目的填报说明与撰写提纲要求在线填写和提交电子申请书及附件材料。

(2) 本重大研究计划旨在紧密围绕核心科学问题，对多学科相关研究进行战略性的方向引导和优势整合，成为一个项目集群。申请人应根据本重大研究计划拟解决的具体科学问题和项目指南公布的拟资助研究方向，自行拟定项目名称、科学目标、研究内容、技术路线和相应的研究经费等。

(3) 申请书中的资助类别选择“重大研究计划”，亚类说明选择“重点支持项目”或“集成项目”，附注说明选择“**集成芯片前沿技术科学基础**”，受理代码选择 T02，并根据申请项目的具体研究内容选择不超过 5 个申请代码。

重点支持项目的合作研究单位不得超过 2 个，集成项目合作研究单位不得超过 4 个。集成项目主要参与者必须是项目的实际贡献者，合计人数不超过 9 人。

(4) 申请人在申请书起始部分应明确说明申请符合本项目指南中的资助研究方向(写明指南中的研究方向序号和相应内容)，以及对解决本重大研究计划核心科学问题、实现本重大研究计划科学目标的贡献。

如果申请人已经承担与本重大研究计划相关的其他科技计划项目，应当在申请书正文的“研究基础与工作条件”部分论述申请项目与其他相关项目的区别与联系。

2. 依托单位应当按照要求完成依托单位承诺、组织申请以及审核申请材料等工作，于 2026 年 3 月 20 日 16 时前通过信息系统逐项确认提交本单位电子申请书及附件材料，并于 3 月 21 日 16 时前在线提交本单位项目申请清单。**未按时提交项目清单的申请将不予接收。**

3. 其他注意事项。

(1) 为实现重大研究计划总体科学目标和多学科集成，获得资助的项目负责人应当承诺遵守相关数据和资料管理与共享的规定，项目执行过程中应关注与本重大研究计划其他项目之间的相互支撑关系。

(2) 为加强项目的学术交流，促进项目群的形成和多学科交叉与集成，本重大研究计划将每年举办 1 次资助项目的年度学术交流会，并将不定期地组织相关领域的学术研讨会。获资助项目负责人有义务参加本重大研究计划指导专家组和管理工作组所组织的上述学术交流活动，并认真开展学术交流。

(四) 咨询方式。

国家自然科学基金委员会交叉科学部交叉科学二处

联系电话：010-62329489

